请选择 进入手机版 | 继续访问电脑版

安富莱电子论坛

 找回密码
 立即注册

扫一扫,访问微社区

收藏本版

FPGA/CPLD 今日: 0|主题: 116|排名: 32 

版主: eric2013
123
返 回 发新帖
作者 回复/查看 最后发表
预览 时序逻辑电路(3)--------移位寄存器 eric2013 2013-9-22 03495 eric2013 2013-9-22 15:00
预览 时序逻辑电路(3)--------计数器 attachment eric2013 2013-9-22 03153 eric2013 2013-9-22 14:31
预览 时序逻辑电路(2)--------触发器(D,JK,T,SR) attachment eric2013 2013-9-17 02488 eric2013 2013-9-17 14:08
预览 时序逻辑电路(1)--------锁存器 attachment eric2013 2013-9-17 02429 eric2013 2013-9-17 10:42
预览 组合逻辑电路的三种建模方式 attachment eric2013 2013-9-16 02438 eric2013 2013-9-16 13:58
预览 组合逻辑电路中的竞争冒险 attachment eric2013 2013-9-16 02358 eric2013 2013-9-16 13:01
预览 组合逻辑电路(5)--------算数运算(乘法器) attachment eric2013 2013-9-15 02773 eric2013 2013-9-15 21:20
预览 组合逻辑电路(4)--------算数运算(加法器) attachment eric2013 2013-9-15 02387 eric2013 2013-9-15 20:23
预览 Verilog使用中的问题整理贴 eric2013 2013-9-15 02426 eric2013 2013-9-15 18:14
预览 组合逻辑电路(3)--------数据选择器 attachment eric2013 2013-9-15 02190 eric2013 2013-9-15 16:57
预览 Verilog经验谈(一) eric2013 2013-1-14 53008 eric2013 2013-3-8 20:53
预览 CPLD570实验五:UART attachment eric2013 2013-2-4 52312 eric2013 2013-2-4 20:25
预览 CPLD570实验四:ADC attachment eric2013 2013-2-3 12133 eric2013 2013-2-3 12:21
预览 CPLD570实验三:数码管 attachment eric2013 2013-2-3 12645 eric2013 2013-2-3 12:12
预览 CPLD570实验二:按键滤波检测 attachment eric2013 2013-2-2 22319 eric2013 2013-2-2 21:29
预览 Verilog设计练习进阶(9)-------利用状态机的嵌套实现层次结构化设计 attachment eric2013 2013-1-31 12628 eric2013 2013-1-31 09:34
预览 Verilog设计练习进阶(8)-------利用有限状态机进行复杂时序逻辑的设计 eric2013 2013-1-30 02241 eric2013 2013-1-30 19:53
预览 Verilog设计练习进阶(7)------- 在Verilog HDL 中使用任务(task) attachment eric2013 2013-1-30 12860 eric2013 2013-1-30 15:25
预览 Verilog设计练习进阶(7)------- 在Verilog HDL 中使用任务(task) eric2013 2013-1-30 01345 eric2013 2013-1-30 15:16
预览 Verilog设计练习进阶(6)------- 在Verilog HDL 中使用函数 eric2013 2013-1-30 12053 eric2013 2013-1-30 14:17
预览 Verilog设计练习进阶(5)-------用always块实现较复杂的组合逻辑电路 attachment eric2013 2013-1-30 22853 eric2013 2013-1-30 13:05
预览 Verilog设计练习进阶(3)-------利用条件语句实现较复杂的时序逻辑电路 attachment eric2013 2013-1-30 12656 eric2013 2013-1-30 09:42
预览 Verilog设计练习进阶(2)-------简单的时序逻辑设计 attachment eric2013 2013-1-29 12480 eric2013 2013-1-29 20:52
预览 Verilog设计练习进阶(1)-------简单的组合逻辑设计 attachment eric2013 2013-1-29 12520 eric2013 2013-1-29 14:55
预览 时序逻辑电路(5)----------分频器 eric2013 2013-1-28 23094 eric2013 2013-1-28 21:28
预览 时序逻辑电路(5)----------分频器 eric2013 2013-1-28 01320 eric2013 2013-1-28 21:17
预览 时序逻辑电路(4)----------移位寄存器 eric2013 2013-1-27 02014 eric2013 2013-1-27 16:29
预览 时序逻辑电路(3)----------计数器 eric2013 2013-1-27 12132 eric2013 2013-1-27 16:02
预览 时序逻辑电路(2)----------触发器(D, JK, T, SR) attachment eric2013 2013-1-27 43060 eric2013 2013-1-27 14:39
预览 时序逻辑电路(1)----------锁存器 attachment eric2013 2013-1-27 22688 eric2013 2013-1-27 13:01
预览 组合逻辑电路(5)----- 算数运算(乘法器) eric2013 2013-1-26 33274 eric2013 2013-1-26 14:53
预览 组合逻辑电路(4)----- 算数运算(加法器 ALU 流水线) attachment eric2013 2013-1-25 62651 eric2013 2013-1-26 11:45
预览 组合逻辑电路(3)-----数据选择器 attachment eric2013 2013-1-25 22457 eric2013 2013-1-25 16:07
预览 组合逻辑电路(2)-----译码器/数据分配器 attachment eric2013 2013-1-25 01892 eric2013 2013-1-25 15:21
预览 Verilog经典实例分析(感觉这是学习verilog最快捷的方法了) attach_img eric2013 2013-1-14 13279 eric2013 2013-1-14 22:12
预览 电平标准TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232 eric2013 2013-1-14 33504 eric2013 2013-1-14 14:36
下一页 »
123
返 回 发新帖

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|手机版|安富莱电子论坛 ( 鄂ICP备09023347号,公安机关备案号42010602000201 )

GMT+8, 2019-2-19 17:08 , Processed in 0.126685 second(s), 16 queries .

Powered by Discuz! X3.4 Licensed

© 2001-2017 Comsenz Inc.

返回顶部 返回版块